
6、半导体存储器的结构与原理RAM的存储单元、RAM的结构、RAM的扩展、ROM的构成和工作原理、ROM的种类数字系统设计基础RAM的存储单元、RAM的结构、RAM的扩展、ROM的构成和工作原理、ROM的种类数字系统设计基础RAM的存储单元、RAM的结构、RAM的扩展、ROM的构成和工作原理、ROM的种类数字系统设计基础

四、试卷的题型结构单项选择题:填空题分析计算题设计题路单项选择题:填空题分析计算题设计题路

三、试卷的内容结构33623039数制与代码<6%kaoyantj逻辑门电路10%~15%112室逻辑代数14%~18%业组合逻辑电路15%~20%正门触发器10%~15%021-时序逻辑电路15%~20%200092脉冲波形的产生与变换8%~12%共数字系统设计基础6%~10%kaoyantj数模与模数转换<6%正门对面RAM与ROM的结构与原理<6%数制与代码<6%kaoyantj逻辑门电路10%~15%112室逻辑代数14%~18%业组合逻辑电路15%~20%正门触发器10%~15%021-时序逻辑电路15%~20%2000

二、答题方式答题方式为闭卷、笔试.正门对面答题方式为闭卷、笔试.正门对面

4、触发器与非门基本RS触发器、时钟(同步)RS触发器、时钟(同步)D触发器、时钟(同步)JK触发器、时钟(同步)触发器的空翻、主从JK触发器、维持阻塞结构正边沿触发器、利用传输延迟时间的负边沿触发器、触发器的状态图和激励表、各种触发器间的转换与非门基本RS触发器、时钟(同步)RS触发器、时钟(同步)D触发器、时钟(同步)JK触发器、时钟(同步)触发器的空翻、主从JK触发器、维持阻塞结构正边沿触发器、利用传输延迟时间的负边沿触发器、触发器的状态图和激励表、各种触发器间的转换与非门基本RS触发器、时钟(同步)RS触发器、时钟(同步)D触发器、时钟(同步)J

一、试卷满分及考试时间试卷满分为150分,考试时间为180分钟.济试卷满分为150分,考试时间为180分钟.济

5、时序逻辑电路时序逻辑电路的分析方法、同步计数器、异步二进制计数器、BCD码异步递增计数器、多功能集成寄存器时序逻辑电路的分析方法、同步计数器、异步二进制计数器、BCD码异步递增计数器、多功能集成寄存器时序逻辑电路的分析方法、同步计数器、异步二进制计数器、BCD码异步递增计数器、多功能集成寄存器

8、数模与模数转换转换关系及数字编码、D/A转换基本原理、权电阻DAC、R-2R梯形及倒梯形DAC、A/D转换原理、直接式ADC、间接式ADC建议参考书:《数字电子技术基础》高等教育出版社,阎石主编,2008年第5版《数字电子技术基础简明教程》,高等教育出版社,余孟尝主编,2007年第3版转换关系及数字编码、D/A转换基本原理、权电阻DAC、R-2R梯形及倒梯形DAC、A/D转换原理、直接式ADC、间接式ADC建议参考书:《数字电子技术基础》高等教育出版社,阎石主编,2008年第5版《数字电子技术基础简明教程》,高等教育出版社,余孟尝主编,2007年第3

3、组合逻辑电路组合逻辑电路分析、普通编码器、优先编码器、二进制译码器、码制变换译码器、显示译码器、数据分配器和数据选择器、数值比较器、半加器、全加器、超前进位加法器、竞争与冒险的产生、竞争冒险的分类与判别、消除冒险现象的方法组合逻辑电路分析、普通编码器、优先编码器、二进制译码器、码制变换译码器、显示译码器、数据分配器和数据选择器、数值比较器、半加器、全加器、超前进位加法器、竞争与冒险的产生、竞争冒险的分类与判别、消除冒险现象的方法组合逻辑电路分析、普通编码器、优先编码器、二进制译码器、码制变换译码器、显示译码器、数据分配器和数据选择器、数值比较器、半加

第二部分考察的知识及范围1、逻辑代数逻辑代数的基本定律、逻辑代数的基本规则、逻辑代数的常用公式、小项和标准与或式、大项和标准或与式、逻辑函数的简形式、逻辑函数的公式化简法、卡诺图、用卡诺图表示逻辑函数、用卡诺图化简逻辑函数、具有随意项的逻辑函数化简、引入变量真值表和卡诺图逻辑代数的基本定律、逻辑代数的基本规则、逻辑代数的常用公式、小项和标准与或式、大项和标准或与式、逻辑函数的简形式、逻辑函数的公式化简法、卡诺图、用卡诺图表示逻辑函数、用卡诺图化简逻辑函数、具有随意项的逻辑函数化简、引入变量真值表和卡诺图逻辑代数的基本定律、逻辑代数的基本规则、逻辑代数的常